



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-054653

(43) Date of publication of application: 05.03.1993

(51)Int.CI.

G11C 11/409 H01L 27/108

(21)Application number: 03-218267

(71)Applicant : HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

29.08.1991

(72)Inventor: KATO SHISEI

AKIBA TAKESADA KAWAHARA TAKAYUKI KITSUKAWA GORO


KAWAJIRI YOSHIKI KAWASE YASUSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To read with a high speed by using a signal line for read and a signal line for write in common and also using NMOS transistors in an amplifier circuit as MOS transistors in a read out circuit.

CONSTITUTION: In the case of writing a low level VS in D and a high level VD in the inverse of D, IO is inverted from the high level to the low level and the inverse of IO is inverted from the low level to the high level by the circuit of a postrtage. Consequently, D is discharged to the low level IO by means of the MOS transistors M3, M5, and the inverse of D is charged from the high level the inverse of IO by means of the MOS transistors M4, M6. When the potential of D, the inverse of D varies, they are immediately amplified by the MOS transistors M1, M2 and an SAP circuit, and D is inverted to the low level VS and the inverse of D to the high level. At this time, as a word line W is a high level VW, the potential of D is writen in a memory cell MC. Thus, the differential voltage signal of D and the inverse of D can be read out with a high speed as a current differential.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration?

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-54653

(43)公開日 平成5年(1993)3月5日

(51) Int. C1. 5 G11C 11/409 H01L 27/108	識別記号	庁内整理番号	FI				技術表示箇所	
		8320-5L	G11C 11/34		353	A		
		8728-4M	H01L 27/10		325	P		
			審	查請求	未請求	請求項の数1	(全6頁)	
(21)出願番号	特願平3-218	2 6 7	(71)出願人	0 0 0	0 0 5 1	0 8		
			株式会社日立製作所					
(22)出願日	平成3年(199	1) 8月29日		東京都千代田区神田駿河台四丁目 6 番地				
			(71)出願人	出願人 000233088				
				日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地				
			(72)発明者	皆 加藤 至誠 千葉県茂原市早野3681番地 日立デバ				
				イスエンジニアリング株式会社内				
			(72)発明者	者 秋葉 武定				
				千葉県	茂原市早	野3681番地	日立デバ	
				イスエンジニアリング株式会社内				
			(74)代理人	弁理士	- 小川	勝男		
				最終頁に続く				

(54) 【発明の名称】半導体装置

(57)【要約】

【目的】従来DRAMにおいて、高速読出しは構成素子数を増やすことにより行っていた。その結果、チップ面積が増大する問題が発生する。この問題に対処するため、従来と同様の高速読出しを可能とする構成素子の少ない回路構成を提案し、DRAMチップ面積の低減を図る。

【構成】読出し信号線、書込み信号線を共通化する。さらに、増幅回路のNMOSトランジスタを読出し回路のMOSトランジスタと兼用し、再書き込み動作時だけでなく、読み出し動作時および書込み動作時にも使用する。 【効果】従来と同等の高速読出しを可能としたまま構成素子数および使用配線数が低減できるため、DRAMチップの面積が低減が実現できる。 W HVD PC PP V\$ F 10 TO

M1 M3 M5 M5

MC MC M4 M6 M6

(図1)

【特許請求の範囲】

【請求項1】差動増幅回路を構成する2つのMOSトラ ンジスタM1, M2において、信号発生回路が接続され た信号線対D、/Dが該2つのMOSトランジスタのゲ ートに接続され、該2つのMOSトランジスタの2つの ソースに同電位VSを供給する手段を有し、該2つのM OSトランジスタM1, M2のドレインと該信号発生回 路が接続された該信号線対D、/Dとの間に各々第1の スイッチMOSトランジスタM3、M4を有し、該2つ のMOSトランジスタM1, M2のドレインa, bと他 の端子IO、/IOとの間に各々第2のスイッチMOS トランジスタM5, M6を有することを特徴とする半導 体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダイナミックメモリの データ線に接続される読出し/書込み回路, 増幅回路の 素子数の低減, 占有面積の低減に関する。

[0002]

【従来の技術】従来ダイナミックメモリのアクセス時間 を高速化するためアイ・イー・イー・イー・ジャーナル ・オブ・ソリッドステートサーキッツ1990年10月 号の1102頁~1111頁(IEEE Journal of so lid-state Circuits October 1 9 9 0 , pp. 1 1 0 2 \sim 1111)で示されたダイレクトセンス回路が知られて いる。図8にその回路を示す。読出し回路RMがあるこ とが特徴である。なお、以下の説明においてコンプリメ ンタリ信号は図面では記号にオーバーラインを付け、文 章では記号の前に/を付けて表す。また特にことわらな い限り端子名を表す記号は同時に配線名,信号名も兼 ね、電源の場合はその電圧値も兼ねるものとする。図8 において、MCがメモリセル、Wがワード線、D,/D がデータ線、RAがデータ線増幅回路であり、PP, P Nがその駆動信号である。PCCはプリチャージ回路で ありPCがその制御信号、HVDはプリチャージ電圧供 給線である。RMは読出し回路であり、データ線D,/ Dの微小信号電圧差に応じて読出し信号線RO, /RO に微小信号電流差を発生する。YSRはRMの制御信号 である。また、WMは書込み回路で、WI, /WIは書 込み信号線である。YSWはWMの制御信号である。図9 はこのDRAMの読出し動作を示す。図中に付した信号 レベルのうちVSは全回路に共通の低位側電源電圧、V Cは周辺回路の高電位、VWはワード線の高電位、VD はデータ線の高電位である。まず、データ線D、/Dを プリチャージ回路PCCによりHVDの電圧にプリチャ ージした後、PCを低レベルとしD、/Dをフローティ ングとする。次に、ワード線Wを高レベルにすることに よりメモリセルMCからデータ線Dへ読出し信号電圧が 発生する。メモリセルが接続されない/DはHVDレベ ルのままである。列選択信号YSRはワード線Wと同時 50

に高レベルに立ち上げられ、読出し回路RMが活性化さ れ、D, /Dの電圧差に応じた電流がRO, /ROから VSに向かって流れる。図には示していないが、この微 小な電流差を後段のアンプが増幅する。次にPP, PN により、RAが活性化されD、/Dの電圧差が増幅され る。次に書込みについて述べる。書込みはYSWが高レ ベルに立ち上げられると、DはWIにより低レベルに引 き抜かれ、/Dは/WIにより高レベルに充電され、前 のデータが反転される。この変化を更に増幅回路RAが 増幅する。

[0003]

【発明が解決しようとする課題】 図8は読出し専用のR Mを付加したことにより、高速読出しが可能だが、その 分素子数が増える。その結果RMのない従来のコモンセ ンシング方式に比べチップ面積が1メガビットの場合、 約5%増加する。この増加を防ぐことが課題である。

[0004]

【課題を解決するための手段】上記課題を解決するため には、読出し信号線RO、/ROおよび書込み信号線W I、/WIを共通にする。さらに、増幅回路RAのNM OSトランジスタと読出し回路RMのNMOSトランジ スタを兼用し、再書込み動作時だけでなく、読出し動作 時および書込み動作時にも動作させることにより構成素 子数を低減する。

[0005]

【作用】構成素子数および配線数が減少することにより 面積が減少し、ひいてはDRAMのチップの面積が低減でき

[0006]

30

【実施例】以下、本発明の実施例について述べる。

【0007】図1は本発明の第1の実施例を示す図であ る。DRAMの増幅回路を例にしている。MCはメモリ セルであり、ワード線Wが選択されるとその情報がDに 出力される。D, /DはMOSトランジスタM1~M6 で構成される増幅および読出し/書込み回路の入出力端 子であり、Fはその制御信号である。IO、/IOは読 出し時の出力端子と書込み時の入力端子を兼ねており、 YSはその制御信号である。PCCはD、/Dをショー トし同電位HVDにプリチャージする回路であり、PC 40 はその制御信号、HVDはプリチャージ用電源である。 SAPもD、/Dを入出力端子とするPMOS増幅回路 であり、その制御信号はPPである。

【0008】 YSは列選択信号でYデコーダ出力であ る。図2を用いて本実施例の読出し動作を説明する。最 初、PCは高レベルVCであり、D、/DはHVDの電 圧にプリチャージされている。尚、図1においてIO, / IOの動作波形は後段回路の負荷抵抗により電流差を 電圧差に変換したものを記載した。この時 F, W, Y S、PPは低レベルVSの電圧となっている。MOSト ランジスタM3からM6はオフしている。まず、PCが 高レベルVCから低レベルVSへと変化しD,/Dはフローティングとなる。つぎに、ワード線Wが低レベルVSから高レベルVWとなるとMCから信号がDに発生しD,/Dに差動電圧信号が生じる。YSが高レベルレしち上げられ、MOSトランジスタM5,M6がオンして、D,/Dの差動電圧信号に応じた電流差がIO,/IOに現われる。ここでは説明しないが、IO,/IOの電流差は後段の回路で電圧差として取り込みラッVCとれる。次に、再書込み動作に入り、Fが高レベルVCとなり、M3,M4がオンしてM1とM2とゲートととなり、M3,M4がオンしてM1とM2とゲートとレインとを交差接続する通常のセンスアンプと同じ構成るるこれによってD,/Dの電圧差を増幅する。といによってD,/Dの電圧差を増幅する。といによってD,/Dを高レベルVD,低レベルVSまで増幅する。

【0009】次に図3を用いて第1の実施例の再罄込み 動作について説明する。ワード線Wが高レベルVW、Y Sが高レベルVCとなり、メモリセルMCから信号がD に発生しD, /Dに差動電圧信号が生じ、IO, /IO にこれに応じた電流差が現われる。次に、PP、Fが高 レベルVDとなり、MOSトランジスタM1、M2およ びSAP回路によりD、/Dが高レベルVD、低レベル VSまで増幅されるまでは図2の読出し動作と同じであ る。ここで、Dに低レベルVSを/Dに高レベルVDを 書き込む場合、まず、IO, /IOが後段回路により、 IOは高レベルから低レベルへ、/IOは低レベルから 高レベルへ反転させられる。これによりDはMOSトラ ンジスタM3, M5により低レベルのIOに放電され、 /DはMOSトランジスタM4, M6により高レベルの /IOから充電される。D, /Dの電位が変動すると直 ちにMOSトランジスタM1, M2およびSAP回路に よりその変化を加速するように増幅され、Dは高レベル VDから低レベルVSに、/Dは低レベルVSから高レ ベルVDに反転させられる。この時ワード線Wは高レベ ルVWなのでDの電位はメモリセルMCに書き込まれ る。このように、本発明によれば、図8の従来回路より NMOSトランジスタが2個減少しても、従来同様に D, /Dの差動電圧信号を電流差として高速に読出すこ とができる。また、MOSトランジスタM1, M2の共 通ソースが従来パルス信号であったものを電源線VSに することにより幅広い信号線が必要無くなった。さら に、読出し出力/書込み入力を兼用した IO, /IOを 用いることにより配線を2本、制御信号を1本減らすこ とが可能であり、回路の面積を従来より小さくすること ができる。図2,3で用いた電源電圧VC,VS,V D, VWの例は以下の値をとる。VC = 2.0 V, VS= 0 V, VD = 1.5 V, VW = 2.5 V V S $\text{S$ メモリセルMCの例としては、1トランジスタ、1キャ パシタの通常のDRAMセルや2トランジスタ、1キャ パシタのツインセルまたは2トランジスタや3トランジ 50 スタのゲインセルまたは誘電体を用いた不揮発性セルなどの特殊なDRAMセル、或いは4トランジスタ、2負荷抵抗や6トランジスタのSRAMのセル或いはEEPROMの不揮発性セル等が挙げられる。

【0010】図4は本発明の第2の実施例を示す図であ る。Wはワード線、D、/Dはデータ線、MCはメモリ セル、PCCはプリチャージ回路でPCはその制御信 号、NMOSトランジスタM1~M6は読出し書込み増 幅回路であり、YSは読出し書込み制御信号、Fは増幅 制御信号である。図1の第1の実施例においてSAPの 制御信号PPを廃止し、データ線D、/Dの増幅の制御 をFのみで行なう。図5を用いて動作の説明をする。ま ず、PCは高レベルVCであり、D、/DはHVDにプ リチャージされている。Fは低レベルVSである、I O, /IOはHVDであり、W, YSは低レベルVSで ある。PCが低レベルVSとなると、D、/Dはフロー ティングとなる。ここで、Wが高レベルVW、YSが高 レベルVCとなり、MCから信号がDに発生するととも にNMOSトランジスタM5, M6がオンしてD, /D に発生している電圧差が電流差として後段の回路にI 〇, / I 〇を通して信号が伝達される。次に、Fが高レ ベルVCとなると、SAP回路のPMOSトランジスタ およびNMOSトランジスタM1、M2により増幅が開 始される。このように本実施例を用いれば図1の実施例 と同様にデータ線D、/Dの差動電圧信号を電流差とし て高速に読出すことができ、さらにD、/DのVDおよ びVSの増幅動作を制御する信号が1本となることから 回路の面積を図1の実施例より低減することができる。 また、D, /Dの増幅動作のタイミングを同一にするこ とが可能となる。

【0011】図6は本発明の第3の実施例を示す図であ る。MC、PCCは図1、図2の実施例と同様である が、図2の実施例と同様にSAP回路の制御信号PPを 廃止し、新たにSAP回路のPMOSトランジスタの共 通ソースに PMOSトランジスタM7を設け、電源線V Dに接続している。F2はPMOSトランジスタM7の ゲートの入力端子である。SAP回路のPMOSトラン ジスタとNMOSトランジスタM1、M2は図8の従来 回路と同様の構成であるが、M1, M2の各々のドレイ ンはD, /DとNMOSトランジスタM3, M4を介し て接続されており、F1はその制御信号である。IO, / I 〇は図1と同様に読出し時の出力端子と書込み時の 入力端子を兼ねており、YSはその制御信号である。図 7を用いてこの動作を説明する。まず、PCは高レベル VCであり、D、/DはHVDにプリチャージされてい る。F1は低レベルVS、F2は高レベルVDである、 W、YSは低レベルVSである。PCが低レベルVSと なると、D, /Dはフローティングとなる。ここで、W が高レベルVW、YSが高レベルVCとなり、MCから 信号がDに発生するとともにNMOSトランジスタM

5, M6がオンしてD, /Dに発生している電圧差が電

【図1】本発明の第1の実施例を示す図。

【図2】第1の実施例の読出し動作を説明する図。

【図3】第1の実施例の書込み動作を説明する図。

【図4】本発明の第2の実施例を示す図。

【図5】第2の実施例の動作を説明する図。

【図6】本発明の第3の実施例を示す図。

【図7】第3の実施例の動作を説明する図。

【図8】従来例。

【図面の簡単な説明】

【図9】従来例の動作を説明する図。

【符号の説明】


D, /D…増幅回路の入出力端子、DRAMのデータ 線、MC…入力信号を発生する回路、DRAMのメモリ セル、VD…入出力線増幅後の高レベル、VS…入出力 線増幅後の低レベル、低電位電源電圧、VC…高電位電 源電圧、W…ワード線、VW…ワード線高レベル、PC C…ショート、プリチャージ回路、SAP…PMOS増 幅回路、RM…読出し用スイッチングトランジスタ回 路、WM…書込み用スイッチングトランジスタ回路、P 20 C…ショート、プリチャージ回路制御信号、HVD…入 出力線プリチャージ電圧、 PP… PMOS 増幅回路制御 信号、YSR…RMの制御信号、YSW…WMの制御信 号、M1~M6…NMOS増幅回路を構成するMOSト ランジスタ、F, F1, F2…増幅回路制御信号、YS …読出し・書込み回路制御信号、IO、/IO…読出し 書込み信号線。

流差として後段の回路に IO, /IOを通して信号が伝 達される。次に、F2が低レベルVSとなり、Fが高レ ベルVCとなると、SAP回路およびNMOSトランジ スタM1, M2により増幅が開始される。このように本 実施例を用いれば図1、図2および図8の従来回路にお いてSAP回路のPMOSトランジスタの共通ソースが パルス信号であったものを電源線VDにすることによ り、NMOSトランジスタM1、M2の共通ソースを電 源線VSにした場合と同様に幅広い信号線がさらに必要 10 無くなった。これにより回路の面積は、PMOSトラン ジスタM7およびの制御信号F2が増えた分を加えても 面積を低減することが可能である。また、データ線D、 /Dの増幅が従来パルス信号で行っていたのに対して、 本実施例では電源VSおよびVDにより行うため信号配 線の配線抵抗および配線容量によるアクセス時間への影 響を排除することが可能である。


[0012]

【発明の効果】本発明は、増幅回路のNMOSトランジ スタを読み出し回路のMOSトランジスタとして兼用す ることにより構成素子数を低減することができる。さら に読み出し信号線と書き込み信号線を共通とすることに より配線数も低減できる。これにより回路の面積が低減 できることから、従来と同等の高速読み出しが可能であ りながらDRAMチップの面積を低減することが可能な 半導体装置を実現する。


【図1】




【図4】



【図2】





(図8)

W HVD PC PP PN VS


MC MZ YSW

D PCC RA RM WM

【図8】



[図9]



フロントページの続き

(72)発明者 河原 尊之

東京都国分寺市東恋ケ籍1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 橘川 五郎

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 川尻 良樹

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 川瀬 靖

千葉県茂原市早野3681番地 日立デバ

イスエンジニアリング株式会社内